

ОЦЕНКА ПОТЕРЬ MOSFET ТРАНЗИСТОРОВ В КЛЮЧЕВЫХ УЛЬТРАЗВУКОВЫХ ГЕНЕРАТОРАХ

Мовчанюк А. В., к.т.н., доц.; Вистизенко Е. В.

*Национальный технический университет Украины
«Киевский политехнический институт», г. Киев, Украина*

Для предварительного выбора транзистора ключевого каскада ультразвукового генератора необходимо оценить потери в транзисторах. Наиболее часто в качестве ключей используются *MOSFET* полевые транзисторы. Цель данного материала — предоставить разработчику простую методику оценки потерь при работе полевого транзистора в ключевом режиме.

При работе транзистора в ключевом режиме различают статические и динамические потери. Статические потери полевого транзистора обусловлены характеристикой канала, который в открытом состоянии может быть представлен как эквивалентный резистор. Динамические потери обусловлены переходными процессами при включении и выключении транзистора из-за наличия внутренних емкостей. Они зависят от частоты переключения. Так как процессы при включении и выключении транзистора идентичны, то принято в случае работы на резистивную нагрузку считать их одинаковыми.

Рассмотрим основные соотношения для оценки потерь на переключение [1]. Порог открывания транзистора, обуславливающий задержку включения:

$$U_{пор} = U_{пор_{док}} + (t_{oC} - 25) \cdot K,$$

где, $U_{пор_{док}}$ — напряжение порога открывания транзистора дающийся в документации для рабочей температуры транзистора в 25°C , t_{oC} — рабочая температура транзистора, K — температурный коэффициент напряжения порога открывания $\sim 7\text{мВ}/^{\circ}\text{C}$

Плато Миллера — напряжение затвор-исток при котором напряжение на стоке начинает падать, а напряжение на затворе неизменно:

$$U_{3И_{Миллера}} = U_{пор} + \frac{I_C}{g},$$

где, I_C — ток стока, g — крутизна транзистора.

В процессе включения транзистор находится в линейном режиме на протяжении двух отрезков времени:

$$t_1 = C_{вход} \frac{U_{3И_{Миллера}} - U_{пор}}{I_{3_1}}; \quad t_2 = C_{3И} \frac{U_{СИ_{зак}}}{I_{3_2}},$$

где, $C_{вход}$ — суммарная входная емкость, $C_{3И}$ — емкость между затвором и истоком, $U_{СИ_{зак}}$ — напряжение на транзисторе в закрытом состоянии, пол-

ностью диктуется топологией каскада.

Например, для полумостовой схемы $U_{СИ\text{зак}} = \frac{U_{пит}}{2}$, а для *Push-pull* $U_{СИ\text{зак}} = 2U_{пит}$.

Токи в моменты времени t_1 и t_2 соответственно определяются:

$$I_{з1} = \frac{U_{ЗИ} - 0,5(U_{ЗИ\text{Миллера}} + U_{пор})}{R_{И} + R_{зр} + R_{в}}; \quad I_{з2} = \frac{U_{ЗИ} - U_{ЗИ\text{Миллера}}}{R_{И} + R_{зр} + R_{в}},$$

где $U_{ЗИ}$ — выходное напряжение драйвера, $R_{И}$ — сопротивление источника сигнала (драйвера), $R_{зр}$ — сопротивление токоограничивающего резистора в цепи затвора, $R_{в}$ — сопротивление вывода затвора, как правило им можно пренебречь так как в документации данный параметр не дан, а величина его мала (порядка 1 Ома).

Динамические потери равны:

$$P_{дин} = \frac{U_{СИ\text{зак}} I_C t_1 + t_2}{2 T},$$

где, T — период управляющего сигнала.

Статические потери равны:

$$P_{ст} = I_{C\text{cp}}^2 R_{кан},$$

где, $I_{C\text{cp}}$ — средний ток через сток транзистора, за период; $R_{кан}$ — сопротивление канала.

Суммарные потери в транзисторе:

$$P_{\Sigma} = 2P_{дин} + P_{ст}.$$

На основании проанализированных выражений предлагается упрощенная методика оценки потерь *MOSFET* транзисторов, работающих в ключевом режиме.

Исходные данные (справочные данные на транзистор):

- напряжение сток-исток в закрытом состоянии: U_{DS}
- напряжения порога открывания транзистора: U_{TH}
- напряжение затвор-исток $U_{ЗИ}$
- ток стока: I_D
- средний ток стока, за период: I_{Dm}
- крутизна транзистора: g_{fs}
- выходное сопротивление драйвера: R_{HI}
- сопротивление резистора в цепи затвора: R_G
- суммарная входная емкость транзистора: C_{ISS}
- емкость затвор-исток: C_{RSS}

- період сигналу: T
- опір каналу транзистора: R_{DS}

Порядок розрахунку.

1. $U_{3И_{Миллера}} = U_{TH} + \frac{I_D}{g_{fs}}$
2. $t_1 = C_{ISS} \frac{(U_{3И_{Миллера}} - U_{TH})(R_{HI} + R_G)}{U_{3И} - 0,5(U_{3И_{Миллера}} + U_{TH})}$
3. $t_2 = C_{RSS} \frac{U_{DS}(R_{HI} + R_G)}{U_{3И} - U_{3И_{Миллера}}}$
4. $P_{ДИН} = \frac{U_{DS} I_D}{2} \frac{t_1 + t_2}{T}$
5. $P_{СТ} = I_{Dm}^2 R_{DS}$
6. $P_{\Sigma} = 2P_{ДИН} + P_{СТ}$

Результат розрахунку P_{Σ} .

Предложена методика позволяет оценить потери *MOSFET* транзисторах. Это упрощает выбор активных элементов с учетом статических и динамических потерь.

Перечень источников

1. Laszlo Balogh, Design And Application Guide For High Speed MOSFET Gate Drive Circuits, Texas Instruments Application Note SLUP169, Available at: <http://www.ti.com/lit/ml/slup169/slup169.pdf>

Анотація

Проаналізовані основні співвідношення для розрахунку втрат в ключових транзисторних каскадах на *MOSFET* транзисторах. Розглянуті параметри *MOSFET* транзистора що впливають на динамічні втрати. Приведена методика розрахунку втрат в *MOSFET* транзисторах при роботі в ключовому режимі.

Ключові слова: *MOSFET*, ключовий режим, статичні втрати, динамічні втрати.

Аннотация

Проанализированы основные соотношения для расчета потерь в ключевых транзисторных каскадах на *MOSFET* транзисторах. Рассмотрены параметры *MOSFET* транзистора влияющие на динамические потери. Приведена методика расчета потерь в *MOSFET* транзисторах при работе в ключевом режиме.

Ключевые слова: *MOSFET*, ключевой режим, статические потери, динамические потери.

Abstract

Analyzed the basic value for calculating the loss of switch stages in *MOSFET* transistors. Considered *MOSFET* transistor parameters affecting the dynamic losses. The methodology of calculation of losses in the *MOSFET* transistor when operating in switch mode. Shows an example of the calculation.

Keywords: *MOSFET*, a switch mode, static losses, dynamic losses.